筛选
-
- 地区
- 全部
-
- 会员级别
- 全部
价格：
面议
产品型号：LAP逻辑分析仪
品牌：2475006
公司名称：长沙金泉电子科技有限公司
所在地：湖南长沙
发布时间：2014-09-01
长沙金泉电子科技有限公司
产品简介
LAP逻辑分析仪，LAP-C(322000) ．内部取样频率：100Hz～200MHz ．内存容量：64Mbits ．每信道内存深度：2Mbits ．触发通道 ：32CH ．PC-Based界面．采USB1.1(2.0)传输供电．总线封包触发．免费附赠脉波宽度触发模组
产品详情
.JPG)
商铺其他产品
联系商家
立即询价
发布询价单
联系人：刘先生
联系电话：0731-84438699
LAP-C(322000)逻辑分析仪详细说明：
Free - | 1-WIRE、7-SEGMENT LED、CAN 2.0B、HDQ、IIC、IIS、LIN 2.1、MANCHESTER、MICROWIRE、MILLER、PS/2、SPI、SSI、UART |
| Option - | 3-WIRE、AC97、ARITHMETIC LOGIC、CCIR656、DIGITAL LOGIC、DIGRF、DMX512、DSA、FLEXRAY 2.1A、IRDA、JK FLIP-FLOP、JTAG 2.0、LCD 12864、LCD1602、LPC、LPC-SERIRQ、MCU-51 DECODE、MII、MOD、NEC PD6122、PCM、PECI、PM 1.1、PSB、S/PDIF、SD2.0/SDIO、SIGNIA 6210、SLE4442、SM2.0、ST、ST7669、USB 1.1 、LAP-、PCI-M、UP DOWN COUNTER、MODIFIED MILLER、ISO7816 UART |
【 产品规格 】 | |
| 取样频率 | 内部(时序)(异步) 100Hz~200MHz 外部(状态)(同步) 100MHz |
| 待测信号 | 频宽 75MHz 触发电压范围 -6V~+6V 触发电压分辨率 ±0.1V |
| 内存 | 内存容量 64Mbits 每信道内存深度 2Mbits (Max 512Mbits for compression) |
| 触发 | 触发方式 Pattern/Edge 触发通道 32 CH 预先／延后触发 YES 触发阶层 1 Level 多次触发 1~65535 |
| 软件功能 | 波形数据压缩 Max 512Mbits 时基范围 波形垂直缩放比例 操作接口 波形触发分页最大值 波形宽度显示 波形限定子及延迟 波形触发延迟 可增加定位棒 定位棒自动贴进功能 软件自动升级 可选择分析数据的范围 资料统计 自动存档 波形限定子分隔棒 总线分析 数据比对 总线Latch功能 总线封包列表功能 封包列表汇出功能 ＊总线封包触发 ＊脉波宽度触发模组 |
| 电源 | 电源USB (DC 5V, 500mA) 静态消耗功率 1W 瞬间最大消耗功率 2W |
| 其它 | 系统支持 Windows 98SE / ME / 2000 / XP / Vista 相位误差 < 1.5ns 最大输入电压 ±30V 输入阻抗 500KΩ/10pF 安规认证 FCC / CE / WEEE / RoHS |
【 电气规格 】 | |||
| 项目 | Min | Type | Max |
| 工作电压 | 4.5V | 5V | 5.5V |
| 静态消耗电流 | – | – | 200mA |
| 工作消耗电流 | – | – | 400mA |
| 静态消耗功率 | – | – | 1W |
| 工作消耗功率 | – | – | 2W |
| 相位误差 | - | - | 1.5ns |
| 量测信道输入电压 | -30V | – | +30V |
| 参考电压 | -6V | – | +6V |
| 输入阻抗 | – | 500KΩ/10pf | – |
| 工作温度 | 5℃ | – | 70℃ |
| 储存温度 | -40℃ | – | 80℃ |
 | 具有外部按钮执行逻辑分析仪取样功能 |
| 在孕龙逻辑分析仪的硬件上，有一个START的按钮，当逻辑分析仪软件在开启的状态，可利用此按钮来让逻辑分析仪执行取样的动作。此按钮能让您更快速的操作逻辑分析仪取得被测物的资料。 |
| 压缩技术 |
| 孕龙科技推出波行压缩专利技术，可以在不增加内存的状况下获取更长的波形资料。For Example：设定内存深度为1M，取样率为50MHz。未开启压缩功能时仅可撷取20.972ms，若开启压缩功能后，以同样记忆深度为1M，取样率为50MHz进行取样，则可以将波形时间增加至3.999s，大大的提升了撷取数据量。 | |||
| 信号滤波延迟 |
| 孕龙科技推出了信号滤波延迟专利技术，信号滤波功能可以将讯号进行条件式的撷取，如下图所述，将A1通道设定滤波条件为高准位，透过上下并列窗口的比较可明显看出两者间的差异，而信号滤波延迟则是能够将信号滤波的条件更加灵活化，使用者可自行设定过滤的时间状态。 For Example：客户端有一组DUT出现Bug，Bug的内容是当程序读取的时候可能会出现读取错误的情况，此时就可以利用信号滤波延迟进行条件式的撷取，藉此进行Bug分析 （读取状态为0X5A、读取命令周期为10us）透过信号滤波延迟功能，逻辑分析仪就可以只针对当0X5A的数值出现后仅撷取命令时间10us，进而分析Bug的发生问题。 | |||
| 触发分页技术 |
| 孕龙逻辑分析仪加入了触发分页(Trigger Page)的专利技术，Trigger Page简单的说就是将连续又漫长的讯号数据分页。 以目前所设定的内存长度为一页，触发点的所在即为第一页，分析完第一页的数据后，只要被测物的数据每一次都是相同的，且触发状态设定不变，就可以将Trigger Page设为2再重新启动逻辑分析仪，待逻辑分析仪停止撷取数据且完成显示时，波形显示区内的内容即为第二页的数据，第二页的数据就是紧接着第一页结束后的数据。 For Example：设定记忆深度为32K、取样率为200MHz，设定触发分页为1，所撷取讯号的结束点为147.465us，而数据为0X47的前半段，再以相同记忆深度与取样率进行撷取，设定触发分页为2时，所撷取讯号开始点为触发分页1时的结束点147.465us，此时可看见资料0X47的后半段。 | |||
| 触发次数计算 |
| 孕龙逻辑分析仪加入了触发次数计算（Trigger Counter）的技术，Trigger Counter，的功能是将有一个以上符合触发值的被测信号，使用者可决定触发点是要在第几个符合触发设定的位置进行触发， 第一次碰到触发的设定状态时就触发Trigger Counter就要设定为1（预设），第三次碰到触发的设定状态时才触发Trigger Counter就要设定为3，依此类推。 | |||
| 内存分析 |
| 孕龙逻辑分析仪加入了内存分析功能(Memory Analyzer)，针对总线中有使用ADDRESS的类别，如IIC、HDQ、3-WIRE、PM、SM、IIC(EEPROM 24LX)…等等，能够将总线中的ADDRESS、READ/WRITE、DATA状态记录于内存分析表中，让使用者进行总线分析时也能够针对ADDRESS、READ/WRITE、DATA加以记录分析。 | |||
| 总线协议分析实例 – IIS总线协议分析译码 |
| 孕龙科技的IIS总线分析模块，可帮助使用者进行IIS总线分析，透过译码模块可将讯号中的Data-L及Data-R数值直接显示于屏幕上，孕龙科技IIS总线分析模块可依照待测IIS讯号格式让使用者选择Data bit长度为16、20、24、32 bits，方便使用者面对各种不同的IIS讯号均能顺利分析。 | |||
- 询价产品：LAP逻辑分析仪 LAP逻辑分析仪
- 询价数量： /个
- 联系人：
- 联系电话：